日本半导体能源研究所和TDK联合开发配备RF电路的CPU内核

图1：上边就是采用塑料底板且配备RF电路的CPU内核。天线已经接上了。下边则是使用玻璃底板且配备RF电路的CPU内核。

图2：弯曲状态下的配备RF电路的CPU内核

　　就双方联合开发的在塑料底板上形成的RF电路和CPU内核，日本半导体能源研究所和TDK日前召开了一次关于其开发目的及现阶段电气特性的说明会。双方在此前召开的“2005年国际电子器件会议（IEDM）”上，刚刚介绍了在塑料底板上形成的无线标签的有关情况。此次说明会就是对它的进一步解释。按计划，将在2006年2月召开的半导体电路国际会议“2006年国际固体电路大会（ISSCC）”上发表电路技术详情。

　　双方在IEDM上所发表的在塑料底板上形成的配备RF电路的CPU内核，使用13.56MHz频带，进行加密处理和认证。不包括天线部分，无线标签的面积为14mm×14mm，厚度为195μm。即使加上天线部分，无线标签的面积也只有约30mm×20mm（图1）。即便以10mm的曲率半径进行弯曲，也能正常工作（图2）。作为其用途，除Suica和“Edy”等电子货币服务等领域使用的非接触IC卡外，还提到了在重要文件上的应用。从后者来说，就是指利用其薄且可弯曲的特点，在合同、护照和公文等纸张中利用配备RF电路的CPU内核，实现安全功能。

　　要想嵌入纸张，据称必须使塑料底板的厚度达到100μm以下。在195μm的厚度中，配置RF电路和CPU等电路的多晶硅层只有数μm，整个厚度几乎都被塑料底板占去了。据称，目前正在对采用薄塑料底板、配备RF电路的CPU进行薄型化研究。

载流子迁移率基本上没变

　　作为使用多晶硅TFT，在塑料底板上形成电路的先例，半导体能源研究所过去曾形成过工作频率为13MHz的8位CPU内核。先在玻璃底板上形成基于多晶硅TFT的8位CPU内核，之后再将此电路转移到塑料底板上。此次配备RF电路的CPU内核也采用了这种转移技术。而且提高了多晶硅TFT的电气特性，同时还控制了转移后电气特性的下降。由此，在塑料底板上不仅能够形成CPU内核，还能形成RF电路。

　　据半导体能源研究所和TDK称，配备RF电路的CPU所采用的TFT电子迁移率在转移前（在玻璃底板上形成的阶段）为477cm2/Vs，转移到塑料底板上以后为475.7cm2/Vs。空穴迁移率则分别为154.9cm2/Vs，150.3cm2/Vs。所以，从变化率来讲，n型TFT约为0.3%，p型TFT约为3%，“可以说，变化率小得都可以忽略到TFT之间电气特性的差异中”（半导体能源研究所董事小山润）。以前，n型TFT的电子迁移率在转移前和转移后分别为413cm2/Vs和389cm2/Vs。与此相比，转移前的电子迁移率提高了约16%，转移前后的变化率缩小到了近1/20。

　　从制造工序来讲，在玻璃底板上首先设置剥离层，再形成多晶硅膜，在多晶硅层中嵌入TFT电路后，粘接塑料底板，最后剥离玻璃底板。通过对制造工序中所使用的剥离层材质进行改进，在向塑料底板转移时就能避免破坏TFT，防止载流子迁移率的下降。还通过改进多晶硅层的形成方式，提高了载流子迁移率。目前仍处于开发阶段，成品率约为50%。

“希望把耗电量降低1位数”

　　据悉，这种配备RF电路的CPU内核目前仍处于研究阶段，尚需5～6年才能投入实用。要想达到实用水平，不仅是成品率的提高，降低耗电也将成为一大课题。此次试制的样品耗电为4.1mW，与使用硅芯片相比，要高出1位数。半导体能源研究所和TDK表示，必须将耗电量降低1位数。除降低电路的寄生电容外，还准备采用一项能够准确地切断空闲电路电源的电路技术，并利用软件技术等手段，降低耗电量。

　　如果能够降低耗电量，在认证时就能拉开读写卡器与配备RF电路的CPU内核之间的距离。此次试制的样品，必须与读写卡器保持数mm的距离才能使用。双方希望最少要把认证距离提高到数cm的水平。